問(wèn)： 高速系統(tǒng)的定義? 
答： 高速數(shù)字信號(hào)由信號(hào)的邊沿速度決定，一般認(rèn)為上升時(shí)間小于4 倍信號(hào)傳輸延遲時(shí)可視為高速信號(hào)。而平常講的高頻信號(hào)是針對(duì)信號(hào)頻率而言的。設(shè)計(jì)開(kāi)發(fā)高速電路應(yīng)具備信號(hào)分析、傳輸線(xiàn)、模擬電路的知識(shí)。錯(cuò)誤的概念：8kHz幀信號(hào)為低速信號(hào)。    
問(wèn)：在高速PCB設(shè)計(jì)中，經(jīng)常需要用到自動(dòng)布線(xiàn)功能，請(qǐng)問(wèn)如何能卓有成效地實(shí)現(xiàn)自動(dòng)布線(xiàn)?
答：在高速電路板中，不能只是看布線(xiàn)器的速度和布通率，這時(shí)，還要看它能否接受 高速的規(guī)則，比如要求從T型接點(diǎn)到各個(gè)終端等長(zhǎng)，這時(shí)Cadence的SPECCTRA能很好的解決 高速的布線(xiàn)問(wèn)題。很多布線(xiàn) 器不能接收或只能接受很少的高速規(guī)則。    
問(wèn)：在高速PCB設(shè)計(jì)中，串?dāng)_與信號(hào)線(xiàn)的速率、走線(xiàn)的方向等有什么關(guān)系?需要注意哪些設(shè)計(jì)指標(biāo)來(lái)避免 出現(xiàn)串?dāng)_等問(wèn)題? 
答：串?dāng)_會(huì)影響邊沿速率，一般來(lái)說(shuō)，一組總線(xiàn)傳輸方向相同時(shí)，串?dāng)_因素會(huì)使邊沿速率變慢。一組總線(xiàn)傳輸方向不相同時(shí)，串?dāng)_因素會(huì)使邊沿速率變快。控制串?dāng)_可以通過(guò)控制線(xiàn)長(zhǎng)、線(xiàn)間距、走線(xiàn)的疊層以及 源端的匹配來(lái)實(shí)現(xiàn)。     問(wèn)：對(duì)于高速系統(tǒng)，多層電路板在布線(xiàn)時(shí)應(yīng)該注意些什么?各層的功能定義有什么原則?  答：要注意電源、地平面的安排，走線(xiàn)層保證阻抗一致。關(guān)鍵信號(hào)盡量走兩邊都有平面層的走線(xiàn)層，不要 跨平面分割，一般根據(jù)實(shí)際情況來(lái)定。電源、地就近打過(guò)孔與電源、地平面相連。    
問(wèn)：在多層電路板上，什么措施可以降低層間的相互干擾，提高信號(hào)質(zhì)量? 
答：主要是解決好阻抗控制、匹配、走線(xiàn)回流、電源完整性、EMC等方面的問(wèn)題。降低層間干擾可以減小走線(xiàn)層與平面層的距離，加大走線(xiàn)層間的距離，并且相鄰走線(xiàn)層盡量不去走平行走線(xiàn)，方法很多，不能一 一列舉。    
問(wèn)：針對(duì)數(shù)字電源、模擬電源、數(shù)字地和模擬地，請(qǐng)問(wèn)在PCB設(shè)計(jì)中如何對(duì)他們進(jìn)行劃分?
答：電源通過(guò)濾波電路相連接，數(shù)字與模擬分開(kāi)。數(shù)字和模擬地要看具體的芯片，有些要求分開(kāi)，單點(diǎn)連 接，有些不需要分開(kāi)。    
問(wèn)：背板只提供了一個(gè)地，且為數(shù)字地，而插卡上既有模擬部分也有數(shù)字部分，那么這種模擬地如何接呢?
答：看你插卡模擬部分的芯片要求，一般可以把插卡上數(shù)字、模擬地分開(kāi)，在插卡上單點(diǎn)相連，插卡地?cái)?shù) 字地與背板數(shù)字地相連。    
問(wèn)：在高速PCB設(shè)計(jì)中，如何考慮阻抗匹配的問(wèn)題?在多層電路板設(shè)計(jì)中，內(nèi)部信號(hào)層的特性阻抗如何計(jì) 算?輸入阻抗50Ω與輸出阻抗75Ω如何匹配? 
答：阻抗匹配需要自己根據(jù)線(xiàn)寬、線(xiàn)厚、板材結(jié)構(gòu)等計(jì)算，有時(shí)必須加串聯(lián)或并聯(lián)電阻來(lái)達(dá)到匹配。內(nèi)部信號(hào)層阻抗計(jì)算也是一樣考慮這些參數(shù)。輸入阻抗50Ω與輸出75Ω不可能完全匹配，只要能保證信號(hào)的完 整性和時(shí)序的問(wèn)題就可以。    
問(wèn)：在EMC測(cè)試中發(fā)現(xiàn)時(shí)鐘信號(hào)的諧波超標(biāo)十分嚴(yán)重，在PCB設(shè)計(jì)中除在電源引腳上連接去耦電容，還 需要注意哪些方面以抑止電磁輻射? 
答：可以把時(shí)鐘信號(hào)走在內(nèi)層，或時(shí)鐘線(xiàn)上連一小電容到地(當(dāng)然會(huì)影響時(shí)鐘邊沿速率)。   
過(guò)孔與焊盤(pán)
a、過(guò)孔只能內(nèi)壁孔化(除非標(biāo)注或外徑比內(nèi)徑小將被廠家認(rèn)為是不孔化);而焊盤(pán)可以直接不孔化(焊盤(pán)的 Advanced里的Plated的勾去掉即為不孔化)。 
b、過(guò)孔是在選定的兩層之間的，孔徑不能為0，對(duì)多層板可作出通孔、盲孔、埋孔等;而焊盤(pán)只能是在單 層的(通孔形焊盤(pán)也可被認(rèn)為在單個(gè)MultiLayer層)，孔徑可為0，鉆孔只能為通孔。 
c、與覆銅同一網(wǎng)絡(luò)的過(guò)孔在覆銅(選覆蓋同一網(wǎng)絡(luò))時(shí)將被直接覆蓋;而與覆銅同一網(wǎng)絡(luò)的焊盤(pán)可選連接方式。 
d、過(guò)孔只能是圓形;而焊盤(pán)可為正方形、長(zhǎng)方形、八角形、圓形、橢圓形等，并可用Pad Stack來(lái)定義頂層、中間層和底層各自的大小和形狀。    
印制電路板的可靠性設(shè)計(jì)—去耦電容配置
在直流電源回路中，負(fù)載的變化會(huì)引起電源噪聲。例如在數(shù)字電路中，當(dāng)電路從一個(gè)狀態(tài)轉(zhuǎn)換為另一種狀態(tài)時(shí)，就會(huì)在電源線(xiàn)上產(chǎn)生一個(gè)很大的尖峰電流，形成瞬變的噪聲電壓。配置去耦電容可以抑制因負(fù)載變 化而產(chǎn)生的噪聲，是印制電路板的可靠性設(shè)計(jì)的一種常規(guī)做法，配置原則如下： 
●電源輸入端跨接一個(gè)10～100uF的電解電容器，如果印制電路板的位置允許，采用100uF以上的電解電 容器的抗干擾效果會(huì)更好。 
●為每個(gè)集成電路芯片配置一個(gè)0.01uF的陶瓷電容器。如遇到印制電路板空間小而裝不下時(shí)，可每4～10個(gè)芯片配置一個(gè)1～10uF鉭電解電容器，這種器件的高頻阻抗特別小，在500kHz～20MHz范圍內(nèi)阻抗 小于1Ω，而且漏電流很小(0.5uA以下)。 
●對(duì)于噪聲能力弱、關(guān)斷時(shí)電流變化大的器件和ROM、RAM等存儲(chǔ)型器件，應(yīng)在芯片的電源線(xiàn)(Vcc)和地 線(xiàn)(GND)間直接接入去耦電容。 
●去耦電容的引線(xiàn)不能過(guò)長(zhǎng)，特別是高頻旁路電容不能帶引線(xiàn)